SERDES tranches pour la plateforme Asic
LSI Logic a ajouté à sa famille RapidChip structurée Asic de nouvelles options de conception pour les applications série à grande vitesse.
Il existe jusqu'à 48 éléments SERDES (sérialiseur / désérialiseur), jusqu'à cinq millions de portes et 3,7 Mbits de RAM, en fonction de l'architecture de mémoire interne MatrixRAM récemment introduite par la société. Les interfaces mémoire à bande passante élevée telles que DDR2 et QDR sont également prises en charge.
Appelé la famille Xtreme2, il propose diverses combinaisons SERDES sous les noms GigaBlaze et Hydra. Avec des débits pouvant atteindre 4,25 Gbit / s, les normes prises en charge incluent, sans toutefois s'y limiter, Ethernet Gigabit, Ethernet 10 Gigabit (XAUI), PCI Express (y compris ASI), Fibre Channel, InfiniBand, CX4, Rapid IO série, SGMII Normes SPI4.2, SPI5, SAS, SATA et HyperTransport.
L'architecture MatrixRAM se compose de matrices de mémoire pouvant être utilisées individuellement ou combinées pour former des mémoires plus grandes configurées dans différentes largeurs et profondeurs.
Les normes de mémoire prises en charge incluent DDR2, qui est en train de devenir la technologie de mémoire dominante en informatique d’entreprise; RLDRAM2 et FCRAM2 communes dans les réseaux à hautes performances et QDR communes dans les réseaux de stockage.
Les bus rapides LVDS tels que SPI-4.2 peuvent être implémentés dans les E / S configurables.
Tel: 01344 413204